Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE Standard for High-Speed Test Access Port and On-Chip Distribution Architecture
Přeložit název
NORMA vydána dne 28.7.2017
Označení normy: IEEE 1149.10-2017
Datum vydání normy: 28.7.2017
Kód zboží: NS-688562
Počet stran: 96
Přibližná hmotnost: 319 g (0.70 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE
New IEEE Standard - Active.
Circuitry that may be built into an integrated circuit to assist in the test, maintenance, and support of assembled printed circuit boards, assembled multi-die packages, and the test of die internal circuits is defined in this standard. The circuitry includes a high-speed TAP (HSTAP) with a packet encoder/decoder and distribution architecture through which instructions and test data are communicated. The standard leverages the languages of IEEE Std 1149.1™ to describe and operate the on-chip circuits.
ISBN: 978-1-5044-3995-4, 978-1-5044-3996-1
Number of Pages: 96
Product Code: STD22564, STDPD22564
Keywords: 3D-IC, Boundary-Scan Description Language, BSDL, debug, High Speed JTAG, I2C, IEEE 1149.1™, PDL, IEEE 1149.10™, integrated circuit, JTAG, wafer, Procedural Description Language, SERDES, SPI, system level test
Category: Test Instrumentation and Techniques|Test Technology
Chcete pravidelně odebírat informace o nově vycházejících normách z celého světa a to zcela zdarma?
Přihlašte se k odběru. Vše je velice jednoduché a absolutně ZDARMA.
Na výběr máte vydavatele z celého světa.
Poslední aktualizace: 06.02.2025 (Počet položek: 2 224 278)
© Copyright 2025 NORMSERVIS s.r.o.