Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEC 62530 Ed. 1 (IEEE Std 1800(TM)-2005): Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language
Automaticky přeložený název:
IEC 62530 Ed. 1 (IEEE Std 1800 (TM) -2005): Standardní pro SystemVerilog - Unified Hardware Design, specifikace a verifikace Language
NORMA vydána dne 9.12.2007
Označení normy: IEEE/IEC 62530-2007
Poznámka: NEPLATNÁ
Datum vydání normy: 9.12.2007
Kód zboží: NS-415156
Přibližná hmotnost: 300 g (0.66 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE
Poslední aktualizace: 19.10.2025 (Počet položek: 2 239 213)
© Copyright 2025 NORMSERVIS s.r.o.