Cookies
Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE 1800-2012
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Automaticky přeložený název:
IEEE Standard SystemVerilog - Unified Hardware Design, specifikace a verifikace Language
NORMA vydána dne 21.2.2013
Informace o normě:
Označení normy: IEEE 1800-2012
Poznámka: NEPLATNÁ
Datum vydání normy: 21.2.2013
Kód zboží: NS-416126
Přibližná hmotnost: 300 g (0.66 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE
Doporučujeme:
EviZak - všechny zákony včetně jejich evidence na jednom místě
Poskytování aktuálních informací o legislativních předpisech vyhlášených ve Sbírce zákonů od roku 1945.
Aktualizace 2x v měsíci !
Chcete vědět více informací? Podívejte se na tuto stránku.
