Cookies
Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE 1800-2012
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Automaticky přeložený název:
IEEE Standard SystemVerilog - Unified Hardware Design, specifikace a verifikace Language
NORMA vydána dne 21.2.2013
Informace o normě:
Označení normy: IEEE 1800-2012
Poznámka: NEPLATNÁ
Datum vydání normy: 21.2.2013
Kód zboží: NS-416126
Přibližná hmotnost: 300 g (0.66 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE
Odebírejte informace o nově vydaných normách ZDARMA:
Chcete pravidelně odebírat informace o nově vycházejících normách z celého světa a to zcela zdarma?
Přihlašte se k odběru. Vše je velice jednoduché a absolutně ZDARMA.
Na výběr máte vydavatele z celého světa.
