Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Automaticky přeložený název:
IEEE standard pro SystemVerilog - Unified hardware design , specifikace a verifikace Language
NORMA vydána dne 11.12.2009
Označení normy: IEEE 1800-2009
Poznámka: NEPLATNÁ
Datum vydání normy: 11.12.2009
Kód zboží: NS-416125
Přibližná hmotnost: 300 g (0.66 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE
Poslední aktualizace: 06.11.2025 (Počet položek: 2 243 364)
© Copyright 2025 NORMSERVIS s.r.o.