NEPLATNÁ IEEE 1800-2009 11.12.2009 náhled

IEEE 1800-2009

IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language

Automaticky přeložený název:

IEEE standard pro SystemVerilog - Unified hardware design , specifikace a verifikace Language



NORMA vydána dne 11.12.2009


Jazyk
Provedení
DostupnostSKLADEM
Cena7555.20 bez DPH
7 555.20

Informace o normě:

Označení normy: IEEE 1800-2009
Poznámka: NEPLATNÁ
Datum vydání normy: 11.12.2009
Kód zboží: NS-416125
Přibližná hmotnost: 300 g (0.66 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEEE

Doporučujeme:




Cookies Cookies

Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.

Souhlas můžete odmítnout zde.

Zde máte možnost přizpůsobit si nastavení souborů cookies v souladu s vlastními preferencemi.

Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů.