Cookies
Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEC/TR 62856-ed.1.0
Documentation on design automation subjects - The Bird´s-eye View of Design Languages (BVDL)
Automaticky přeložený název:
Dokumentace k provedení automatizace předměty - z ptačí perspektivy Pohled Design jazyky (BVDL) <
NORMA vydána dne 7.8.2013
Informace o normě:
Označení normy: IEC/TR 62856-ed.1.0
Datum vydání normy: 7.8.2013
Kód zboží: NS-407968
Počet stran: 42
Přibližná hmotnost: 126 g (0.28 liber)
Země: Mezinárodní technická norma
Kategorie: Technické normy IEC
Kategorie - podobné normy:
Průmyslové automatizační systémy obecně
Aplikace informační technologie v průmyslu
Anotace textu normy IEC/TR 62856-ed.1.0 :
IEC/TR 62856:2013 describes features for existing design languages, as well as for enhancing and newly developing design languages belonging to the defined design processes of System on a chip (SoC) which ranges from system level design, SoC design implementation and verification, IP block creation and analog block design down to interface data preparation for manufacturing. Thirty-three design languages have been chosen and each feature of their latest version as of March 2011 is reflected in this report: UML, Esterel, Rosetta, SystemC, SystemC-AMS, IBIS, CITI, TouchStone, BSDL, System Verilog, VHDL, Verilog HDL, UPF, CPF, e language, PSL, FSDB, SDC, DEF, Open Access, SDF, GDS II, OASIS, STIL, WGL, Verilog-A, Verilog-AMS, SPICE, VHDL-AMS, LEF, Liberty, CDL and IP-XACT. La CEI/TR 62856:2013 decrit des caracteristiques pour des langages de conception existants, ainsi que pour ameliorer et renouveler des langages de conception qui appartiennent aux processus de conception definis du Systeme sur puce (SoC) allant de la conception au niveau systeme, de la mise en oeuvre et de la verification SoC, de la creation de bloc IP et de la conception de bloc analogique jusqua la preparation des donnees dinterface pour la fabrication. Trente-trois langages de conception sont choisis et la derniere version de chaque langage est reprise dans le present rapport, a la date de mars 2011: UML, Esterel, Rosetta, SystemC, SystemC-AMS, IBIS, CITI, TouchStone, BSDL, System Verilog, VHDL, Verilog HDL, UPF, CPF, e language, PSL, FSDB, SDC, DEF, Open Access, SDF, GDS II, OASIS, STIL, WGL, Verilog-A, Verilog-AMS, SPICE, VHDL-AMS, LEF, Liberty, CDL et IP-XACT.
Doporučujeme:
EviZak - všechny zákony včetně jejich evidence na jednom místě
Poskytování aktuálních informací o legislativních předpisech vyhlášených ve Sbírce zákonů od roku 1945.
Aktualizace 2x v měsíci !
Chcete vědět více informací? Podívejte se na tuto stránku.
