Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Jazyky pro popis chování systému - Část 2: Víceúrovňový systém pro modely se vzájemnou operační součinností v jazyku VHDL. (Text normy není součástí výtisku).
NORMA vydána dne 1.5.2002
Označení normy: ČSN EN 61691-2
Třídící znak: 013750
Katalogové číslo: 64776
Datum vydání normy: 1.5.2002
Kód zboží: NS-160845
Počet stran: 4
Přibližná hmotnost: 12 g (0.03 liber)
Země: Česká technická norma
Kategorie: Technické normy ČSN
Soubor mezinárodní normy EN 61692 poskytuje prostředky k návrhu objektu pomocí základní specifikace hardwaru v jazyku VHDL. Popisný jazyk hardwaru VHDL (Hardware Description Language) slouží pro velmi rychlé integrované obvody VHSIC (Very High Speed Integrated Circuit). Používá se pro zpracování dokumentace, ověřování a syntézu velkých číslicových celků. Přesná definice jazyka VHDL je obsažena v Části 1: Referenční příručka jazyka VHDL. Jazyk slouží k návrhu hardwaru s přesně definovanými vstupy a výstupy a vykonává přesně stanovené funkce. Předmětem návrhu může být celý systém, podsystém, deska, čip, makrobuňka, logické hradlo nebo jakákoliv úroveň abstrakce mezi tím. Jazyk VHDL se může použít i k popisu konfigurace při sestavování navržených entit, aby tvořily celkový návrh. Tato část normy je založena dokumentu IEEE Std 1164:1993 - Víceúrovňový logický systém pro modely se vzájemnou operační součinností v jazyku VHDL. Ukazuje cestu k využití jazyku VHDL k popisu chování víceúrovňového logického systému
NEPLATNÁ
1.12.2011
1.3.2010
1.6.2001
1.12.2000
NEPLATNÁ
1.4.1996
NEPLATNÁ
1.5.2002
Poslední aktualizace: 01.02.2023 (Počet položek: 2 663 485)
© Copyright 2023 NORMSERVIS s.r.o.