Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
SystemVerilog. Unified hardware design, specification, and verification language.
Automaticky přeložený název:
SystemVerilog. Unified hardware design, specifikace a verifikace jazyk
NORMA vydána dne 31.7.2011
Označení normy: BS IEC 62530:2011
Poznámka: NEPLATNÁ
Datum vydání normy: 31.7.2011
Kód zboží: NS-107147
Počet stran: 1292
Přibližná hmotnost: 3907 g (8.61 liber)
Země: Britská technická norma
Kategorie: Technické normy BS
Chcete mít jistotu o platnosti užívaných předpisů?
Nabízíme Vám řešení, abyste mohli používat stále platné (aktuální) legislativní předpisy.
Chcete vědět více informací? Podívejte se na tuto stránku.
Poslední aktualizace: 04.05.2026 (Počet položek: 2 275 493)
© Copyright 2026 NORMSERVIS s.r.o.