Cookies
Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
BS IEC 62530:2007
Standard for SystemVerilog. Unified hardware design, specification and verification language.
Automaticky přeložený název:
Norma pro SystemVerilog. Unified hardware design, specifikace a verifikace jazyk
NORMA vydána dne 31.12.2007
Informace o normě:
Označení normy: BS IEC 62530:2007
Poznámka: NEPLATNÁ
Datum vydání normy: 31.12.2007
Kód zboží: NS-107146
Počet stran: 664
Přibližná hmotnost: 2023 g (4.46 liber)
Země: Britská technická norma
Kategorie: Technické normy BS
Doporučujeme:
Aktualizace zákonů
Chcete mít jistotu o platnosti užívaných předpisů?
Nabízíme Vám řešení, abyste mohli používat stále platné (aktuální) legislativní předpisy.
Chcete vědět více informací? Podívejte se na tuto stránku.
