NEPLATNÁ BS IEC 62530:2007 31.12.2007 náhled

BS IEC 62530:2007

Standard for SystemVerilog. Unified hardware design, specification and verification language.

Automaticky přeložený název:

Norma pro SystemVerilog. Unified hardware design, specifikace a verifikace jazyk



NORMA vydána dne 31.12.2007


Jazyk
Provedení
DostupnostSKLADEM
Cena9587.00 bez DPH
9 587.00

Informace o normě:

Označení normy: BS IEC 62530:2007
Poznámka: NEPLATNÁ
Datum vydání normy: 31.12.2007
Kód zboží: NS-107146
Počet stran: 664
Přibližná hmotnost: 2023 g (4.46 liber)
Země: Britská technická norma
Kategorie: Technické normy BS

Doporučujeme:




Cookies Cookies

Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.

Souhlas můžete odmítnout zde.

Zde máte možnost přizpůsobit si nastavení souborů cookies v souladu s vlastními preferencemi.

Potřebujeme váš souhlas k využití jednotlivých dat, aby se vám mimo jiné mohly ukazovat informace týkající se vašich zájmů.